# Chapitre 6 : Les circuits logiques

## 1. Définition :

Un circuit logique est un composant électronique qui traite et exécute des opérations logiques (booléennes)

Il existe deux types de circuits logiques :

- Les circuits logiques combinatoires :
- Les circuits logiques séquentiels




Dans ce chapitre on présentera les circuits combinatoires

## 2. Circuits Combinatoires :

Un circuit combinatoire est un Circuit électronique numérique qui fait à l'intérieur un traitement binaire des entrées vers les sorties.

- Possède n entrées et m sorties binaires numériques discrètes (0/1).
- Sa spécification est à base de Fonctions Booléennes et/ou de Table de Vérité.




### 2.1. Les portes logiques :

- Sont des composants élémentaires (indivisible).
- Sont des éléments basiques physiques (réels) de l'électronique numérique.
- Sont assemblement en composition permet de former des circuits numériques.
- Chaque porte logique représente une opération élémentaire de la logique Booléenne (et, ou, non...).

Ils existent différentes portes logiques, nous allons définir pour chaque opérateur sa table de vérité (à droite) ainsi que sa porte logique correspondante (à gauche) dans ce qui suit :

#### 2.1.1. Les portes logiques de base :

##### 2.1.1.1. Non (NOT)

C'est la fonction d'inversion logique « A barre »

| $A$ | $\overline{A}$ |
|---|---|
| 0 | 1 |
| 1 | 0 |



#### 2.1.1.2. Ou (OR)

L'addition logique de 2 variables se note A+B vaut 0 si et seulement si A et B valent 0.

| $A$ | $B$ | $A+B$ |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |




#### 2.1.1.3. Et (AND)

Le produit logique de 2 variables A.B vaut 1 si et seulement si A et B valent 1.

| $A$ | $B$ | $A.B$ |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |




### 2.1.2. Les portes logiques secondaires

Dans les circuits logiques, on utilise également des opérateurs qui sont des combinaisons des fonctions ET, OU, et NON.

#### 2.1.2.1. Non Et (NAND)

| $A$ | $B$ | $\overline{A.B}$ |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |



### 2.1.2.2. Non Ou (NOR)

| $A$ | $B$ | $\overline{A+B}$ |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 0 |




### 2.1.2.3. OU exclusif (XOR)

| $A$ | $B$ | $A\oplus B$ |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |




Propriétés de la fonction OU exclusif :

- $A\oplus B = \bar{A}.B + A.\bar{B}$
- $A\oplus B = \overline{A\otimes B}$
- $A\oplus B = B \oplus A$ (commutativité)
- $A \oplus (B \oplus C) = (A \oplus B) \oplus C$ (associativité)
- $A\oplus B = \bar{A}\oplus\bar{B}$

### 2.1.2.4. NON OU exclusif (XNOR)

| $A$ | $B$ | $A \otimes B$ |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |




Propriétés de la fonction XNOR :

- $A \otimes B = A.B + \bar{A}.\bar{B}$
- $A \otimes B = \overline{A \oplus B}$
- $A \otimes B = B \otimes A$ (commutativité)
- $A \otimes (B \otimes C) = (A \otimes B) \otimes C$ (associativité)
- $A \otimes B = \bar{A} \otimes \bar{B}$

***Remarque :***

Les portes logiques, à l'exception de l'inverseur, XOR et XNOR peuvent avoir plus que deux entrées






## 2.2. Schéma d'une fonction logique (Logigramme) :

C'est la traduction de la fonction logique en un schéma électronique, elle consiste à remplacer chaque opérateur logique par la porte logique correspondante.

Exemple :

Tracer le logigramme du circuit à partir de la fonction suivante :

- $F(A, B, C) = A.B + \bar{B}.C$




## 2.3. Etudes des Circuits Combinatoires

### 2.3.1. Synthèse d'un circuit combinatoire

La synthèse d'un circuit combinatoire est la réalisation du circuit à partir de l'énoncé décrivant les fonctions ou le rôle du circuit. Pour faire la synthèse du circuit il faut suivre les étapes suivantes :

1. Comprendre le fonctionnement du système,
2. Définir les variables d'entrée et les variables de sortie,
3. Etablir la table de vérité,
4. Ecrire les équations algébriques des sorties (à partir de la TV),
5. Effectuer des simplifications (algébrique ou Karnaugh),
6. Faire le logigramme avec un minimum de portes logiques.

## 2.3.2. L’analyse d’un circuit combinatoire

L’analyse d’un circuit combinatoire consiste à étudier le logigramme pour déterminer le rôle du circuit, pour cela on doit :

1. Donner pour chaque sortie son expression en fonction des entrées,
2. Simplifier la fonction de sortie,
3. Construire la table de vérité correspondante,
4. Déduire le rôle du circuit.

## 2.3.3. Exemple de construction d’un circuit combinatoire « Afficheur d’une calculatrice »

Conventionnellement 05 étapes sont suivies pour construire un circuit combinatoire :

1. Schéma Global
2. Table de Vérité
3. Fonctions Booléennes
4. Table de Karnaugh ou simplification Algébrique
5. Logigramme

Le circuit combinatoire d'un afficheur a 7 segments est un circuit qui commande l’affichage des chiffres dans ce dernier, il permet l'affichage d'un seul chiffre sur 7 segments comme illustré sur le schéma, il reçoit en entrée un nombre encodé sur 4 bits appartenant à l'intervalle [0 , 9] et en sortie il produit la combinaison des segments qui affiche le chiffre dans le système décimal.



***<u>Etape 01 :</u>*** *Schéma Global*




***<u>Etape 02 :</u>*** *Table de Vérité*

| ***E3*** | ***E2*** | ***E1*** | ***E0*** | | ***A*** | ***B*** | ***C*** | ***D*** | ***E*** | ***F*** | ***G*** |
|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 0 | 0 | 0 | | 1 | 1 | 1 | 1 | 1 | 1 | 0 |
| 0 | 0 | 0 | 1 | | 0 | 1 | 1 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 | | 1 | 1 | 0 | 1 | 1 | 0 | 1 |
| 0 | 0 | 1 | 1 | | 1 | 1 | 1 | 1 | 0 | 0 | 1 |
| 0 | 1 | 0 | 0 | | 0 | 1 | 1 | 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 1 | | 1 | 0 | 1 | 1 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 | | 1 | 0 | 1 | 1 | 1 | 1 | 1 |
| 0 | 1 | 1 | 1 | | 1 | 1 | 1 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 1 | | 1 | 1 | 1 | 1 | 0 | 1 | 1 |
| 1 | 0 | 1 | 0 | | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 | | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 0 | 0 | | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 0 | 1 | | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 0 | | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 | | 0 | 0 | 0 | 0 | 0 | 0 | 0 |

***Etape 03 :*** *Fonctions Canoniques Disjonctives*

$$
\begin{aligned}
A(E3, E2, E1, E0) \\
&= \overline{E3}.\overline{E2}.\overline{E1}.\overline{E0} + \overline{E3}.\overline{E2}.E1.\overline{E0} + \overline{E3}.\overline{E2}.E1.E0 + \overline{E3}.E2.\overline{E1}.E0 \\
&+ \overline{E3}.E2.E1.\overline{E0} + \overline{E3}.E2.E1.E0 + E3.\overline{E2}.\overline{E1}.\overline{E0} + E3.\overline{E2}.\overline{E1}.E0
\end{aligned}
$$

***Etape 04 :*** *Tables de Karnaugh*

| E1E0 \ E3E2 | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | 1 | 0 | 0 | 1 |
| 01 | 0 | 1 | 0 | 1 |
| 11 | 1 | 1 | 0 | 0 |
| 10 | 1 | 1 | 0 | 0 |

$$A(E3, E2, E1, E0) = \overline{E3}.\overline{E2}.\overline{E0} + \overline{E3}.E2.E0 + \overline{E3}.E1 + E3.\overline{E2}.\overline{E1}$$

***Etape 05 :*** *Logigramme*



- **Remarque 1 :** Cette méthode est appelée Méthode à 5 étapes, ou Circuit à 2 étages, en raison que sur le schéma il y a 2 étages (étage des AND et étage du OR).

- **Remarque 2 :** Il est aussi possible de travailler avec la FCC (Forme Canonique Conjonctive) sur les étapes 3, 4 et 5, c'est plus optimal si le nombre de 0 est inférieur aux 1 dans la sortie (colonne A), sinon c'est la FCD la plus optimal. L'optimalité ici est dans la réduction du nombre de termes.

- **Remarque 3 :** Les principaux mécanismes de réduction d'un circuit sont de choisir entre :
  - La FCD et la FCC en rapport avec le nombre de 0 et 1 dans la sortie,
  - La Table de Karnaugh ou la Simplification Algébrique
  - Et en fin les Sorties Indéfinies.

### 2.3.4. Les sorties indéfinies

Dans certains cas la sortie peut être indéfinie dans la spécification d'un circuit, par exemple dans l'afficheur a 7 segments les chiffre de 10 à 15 ne sont pas définis, et cette caractéristique peut être utilisée comme avantage pour réduire plus le nombre de portes dans le circuit. Dans la Table de Karnaugh, les sorties indéfinies sont prises ou-bien 0 ou bien 1 selon la situation qui permet de réduire le plus le circuit.

***Etape 02 :*** *Table de Vérité*

| **E3** | **E2** | **E1** | **E0** | | **A** | **B** | **C** | **D** | **E** | **F** | **G** |
|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 0 | 0 | 0 | | 1 | 1 | 1 | 1 | 1 | 1 | 0 |
| 0 | 0 | 0 | 1 | | 0 | 1 | 1 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 | | 1 | 1 | 0 | 1 | 1 | 0 | 1 |
| 0 | 0 | 1 | 1 | | 1 | 1 | 1 | 1 | 0 | 0 | 1 |
| 0 | 1 | 0 | 0 | | 0 | 1 | 1 | 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 1 | | 1 | 0 | 1 | 1 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 | | 1 | 0 | 1 | 1 | 1 | 1 | 1 |
| 0 | 1 | 1 | 1 | | 1 | 1 | 1 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 1 | | 1 | 1 | 1 | 1 | 0 | 1 | 1 |
| 1 | 0 | 1 | 0 | | - | - | - | - | - | - | - |
| 1 | 0 | 1 | 1 | | - | - | - | - | - | - | - |
| 1 | 1 | 0 | 0 | | - | - | - | - | - | - | - |
| 1 | 1 | 0 | 1 | | - | - | - | - | - | - | - |
| 1 | 1 | 1 | 0 | | - | - | - | - | - | - | - |
| 1 | 1 | 1 | 1 | | - | - | - | - | - | - | - |

***Etape 03 :*** *Fonctions Canoniques Disjonctives*

$$\begin{aligned}\mathrm{A}(\mathrm{E3},\mathrm{E2},\mathrm{E1},\mathrm{E0}) &\\ &= \overline{\mathrm{E3}}.\overline{\mathrm{E2}}.\overline{\mathrm{E1}}.\overline{\mathrm{E0}} + \overline{\mathrm{E3}}.\overline{\mathrm{E2}}.\mathrm{E1}.\overline{\mathrm{E0}} + \overline{\mathrm{E3}}.\overline{\mathrm{E2}}.\mathrm{E1}.\mathrm{E0} + \overline{\mathrm{E3}}.\mathrm{E2}.\overline{\mathrm{E1}}.\mathrm{E0}\\ &+ \overline{\mathrm{E3}}.\mathrm{E2}.\mathrm{E1}.\overline{\mathrm{E0}} + \overline{\mathrm{E3}}.\mathrm{E2}.\mathrm{E1}.\mathrm{E0} + \mathrm{E3}.\overline{\mathrm{E2}}.\overline{\mathrm{E1}}.\overline{\mathrm{E0}} + \mathrm{E3}.\overline{\mathrm{E2}}.\overline{\mathrm{E1}}.\mathrm{E0}\end{aligned}$$

***Etape 04 :*** *Tables de Karnaugh*

| E1E0 \ E3E2 | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | 1 | 0 | - | 1 |
| 01 | 0 | 1 | - | 1 |
| 11 | 1 | 1 | - | - |
| 10 | 1 | 1 | - | - |

$$A(E3, E2, E1, E0) = E1 + E3 + E2\,.\,E0 + \overline{E2}.\,\overline{E0}$$

***Etape 05 :*** *Logigramme*




- **Remarque :** La réduction dans le nombre des portes est très importante, ça permet de réduire le cout du circuit, de le rendre plus rapide, de réduire sa consommation électrique, et de simplifier sa réalisation physique.